PAT-NO:

JP401166241A

DOCUMENT-IDENTIFIER: JP 01166241 A

TITLE:

INFORMATION PROCESSOR

PUBN-DATE:

June 30, 1989

INVENTOR-INFORMATION:

NAME SAGESAKA, YASUHIRO KANEKO, KENJI UMAJI, TORU NAKAGAWA, TETSUYA KIUCHI, ATSUSHI MIYAMOTO, MASABUMI ONISHI, TADASHI HAGIWARA, YOSHIMUNE

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO:

JP62324111

APPL-DATE:

December 23, 1987

INT-CL (IPC): G06F013/16, G06F015/66

ABSTRACT:

PURPOSE: To realize the direct use of an external data as the address data on an internal data memory for an integrated circuit processor by setting a data bus for connection between an input register for external data and an address generating part for an internal data memory and producing a control instruction for said data bus.

CONSTITUTION: The external data received from an external data memory 19 is supplied to an input register 21 for external data of an information processor 10. Then the external data is supplied to a data memory address generating part 15 in the next cycle cycle via a data bus 33 which connects the part 15 and the register 21 selected by a multiplexer 22 controlled by a control instruction received via a control line 34. Thus it is possible to use the external data directly as the address data on an internal data memory. As a result, a high-speed addressing operation is possible together with the high-speed data processing.

COPYRIGHT: (C)1989,JPO&Japio

⑩ 日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平1 − 166241

@Int_Cl_4

識別記号

庁内整理番号

❸公開 平成1年(1989)6月30日

G 06 F 13/16 15/66 B-8841-5B J-8419-5B

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称 情報処理装置

②特 願 昭62-324111

塑出 願 昭62(1987)12月23日

⑦発 明 者 提 坂 康 博 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内

⑦発 明 者 金 子 憲 二 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内

⑩発 明 者 馬 路 徹 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内

砂発 明 者 中 川 哲 也 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

明 箱 春

1. 発明の名称 情報処理装置

2. 特許請求の範囲

外部データの入力レジスタ、マルチプレクサ、データ転送用バス、内部データメモリ用アドレス発生部、外部データメモリ用アドレスがスより成り、外部データを内部データメモリのアドレッシングに用いるための入力レジスタと内部プレッシングに用いるための入力レジスタと内部プレッシングに関いるための入力レジスタと内部プレクサにより接続することを特徴とする情報処理を

3. 発明の詳細な説明

〔産菜上の利用分野〕

〔従来の技術〕

従来の技術では、外部データを集積回路内部に 取り込んでデータ処理を行う上で、外部データを 内部メモリのアドレッシングに直接使用すること はしていない。

一般に、外部データは集積回路内部に取り込まれて確々の演算処理に使用され、処理結果は一般に内部メモリに格納されるかまたは外部に出力される

(発明が解決しようとする問題点)

従来、プログラム制御によるプロセッサでデータ処理を行う場合は、LSIに入力されるデータは、一度入力レジスタに取り込まれた後にワーキングレジスタに転送されるか、データメモリにデータとして転送されてデータ処理されるのが一般的であった。デジタル信号処理プロセッサの場合においても、1) SICR '87 July 15ー17 Hiroshima pp.1289-1292 「Hitachi's Advanced Digital Signal Processor Enhanced For Image」にあるよう

に、外部データは入力レジスタEIRに取り込まれた後に、汎用レジスタACCOH~ACC3L や内部データメモリPACEO~PAGE3に転送されるようになっている。

このように、 従来の 集積回路プロセッサは、外部データを直接内部メモリのアドレス・データとして用いる機能及びその制御を行う命令の点について配慮がされておらず、外部データを用いた内外部データメモリのアドレッシングの困難さと画像処理及びテーブル報引等の データ処理においては、外部から取り込んだデータを内部データメモリのアドレスデータとして用いる処理も多く、このような場合においては従来技術では処理速度が低下するという問題があった。

本売明の目的は、外部データを内部データメモリのアドレスデータとして直接に使用可能とするアーキテクチャ構成及び制御命令を提供することによって、データ処理速度の向上を図ることにある。

12、データ演算部13、汎用レジスタ14、内部データメモリ用アドレス発生部15、外部データメモリ用アドレス発生部18、外部データ用入力レジスタ21、マルチプレクサ22、データバス30及びアドレスバス31等から構成されている。本発明の装置は、その他の各種演算プロックを有しているが、ここでは本発明に関連している主要なプロックだけを明示している。

本発明の製版における特徴は、外部データ用入力レジスタ21の出力外にマルチプレクサ22とこれを制御する命令とその制御機能を設け、入力レジスタ21のデータ出力先として、内部データバス30及び内部データメモリ用アドレス発生部15のアドレス・バス31やアドレスレジスタ17を選択できるようにしていることである。

第2回は、出願前に検討されたプロセッサの構成圏であるが、このプロセッサの場合には、入力レジスタ21の出力先は内部データバス30に限定されていた。このため、両像処理で良く用いら

[問題点を解決するための手段]

上記目的は、独積回路プロセッサ内において、 外部データ用の入力レジスタと内部データメモリ 用のアドレス発生部とを結ぶデータパス及びその 制御命令を設けることによって遠成される。

(作用)

外部データ用の入力レジスタと内部メモリのアドレス発生部及び上記入力レジスタの出力個にマルチプレクサを設け、このマルチプレクサにおアドレス発生部に出力するか、データ液算部の汎用のでスタや内部データメモリに転送するための内部データバスに出力するかの選択機能を特たせることによって、外部データをアドレスデータとして使用する場合にデータ処理が高速化される。

(実施例)

以下、本発明の一実施例を第1図により説明する。第1回において、ワンチップにIC化された情報処理装置10は、命令メモリ及び命令デコード制御を行うブロック11。内部データメモリ

れるヒストグラム処理などの場合には、データ処理速度が遅いという難点があった。そこで、ヒストグラム処理を例にとり、第1回に示した本発明によるプロセッサと第2回に示した従来のプロセッサで処理を行う場合について以下比較する。

タメモリのデータを読み出して、そのデータに1を加算して再度内部データメモリに格納する。この操作を全面者(N×M)個について、繰り返し行うことにより内部データメモリのアドレスが顕満42の附別低43となり、そのアドレス鋭のデータがその附別における調素数を表わしていることになる。

このような処理の場合には、第2図のプロセッサでは、第5図に示すような処理フローとなる。すなわち、外部データを入力レジスタ21に取り込んだ後に、次サイクルで汎用レジスタから内部送し、その次のサイクルで汎用レジスタから内部データメモリ用アドレス発生部にデータを転送し、さらに次のサイクルで内部データメモリをアクセスするという手順が必要となる。

これに対し、本発明では、外部データメモリ 19から入力レジスタ21に取り込んだデータは、 次のサイクルで直接に内部データメモリのアドレ ス発生部15にデータパス33を通して転送し内 部データメモリをアクセスできるために、出顧前 のプロセッサに比べて 2 サイクル分の処理速度向上が可能となる。

一般に、調像データはその最が非常に多く、例 えば、512×512両素の場合には本発明によって従来に比べて

512×512×2=524,288サイクル

のデータ処理速度向上が可能となり、非常に大きな効果がある。例えば、プロセッサの命令変行サイクルが100nsec.の場合には、本発明による処理速度の向上は、従来のプロセッサが第5回のフローに従い

 $512 \times 512 \times 7 \times 100 \text{ ns} + 183.5 \text{ sec.}$

かかるのに対し、本発明によるプロセッサでは、 第 6 図のフローに従い

 $512 \times 512 \times 5 \times 100 \text{ ns} = 131.1 \text{ msec.}$

となる。このように、ヒストグラム処理の例では本発明のプロセッサにより、処理速度が約30%向上する。これは、大規模な画像サイズ及びRGBカラー画像における画像処理速度の向上に非常に有効となる。

(発明の効果)

本発明によれば、マルチプレクサとそ制御命令の追加だけで外部データを内部データメモリのアドレッシングに直接使用できるので、高速なアドレッシングかつ高速なデータ処理が可能となり、 西像処理(ヒストグラムの作成及び変換、量子化、 二値化、空間フィルタ等)やテーブル選引等におけるデータアクセス及びデータ処理の大幅な高速 化を実現できる。

4. 関面の簡単な説明

第1図は、本発明の一実施例の情報処理装置の ブロック配線図、第2図は出願前に検討された情 観処理装置のブロック配線図、第3図は画像デー タ形式の概略図、第4図はヒストグラムの作図例、 第5図は第2図の情報処理装置を用いて画像のヒ ストグラム処理を行うフロー及び第6回は、本発明による情報処理装置を用いて画像のヒストグラム処理を行うフローである。

10…情報処理装置のプロック配線図。

1 1 … 命令メモリ及び命令制御部、 1 2 … 内部データメモリ、 1 3 … データ復算部、 1 4 … 汎用レジスタ、 1 5 … 内部データメモリ用アドレス発生部、 1 6 … 内部データメモリ用アドレス検算部、

17…内部データメモリ用アドレスレジスタ、


18…外部データメモリ用アドレス発生部、


19…外部データメモリ、20…外部データメモリ、20…外部データメモリ、カルジスタ、21…外部データメチリルシスタのマルチプリルシスタのマルチプータ転送用バス、31…内部アドレスパス、32…入カレジスタからマルチプレクサを通してデータをしているがス、33…入カレジスタからマルスがありませるが、33…マルチプレクサの数とを行う制 線、40…画像の縦力向の資料数、40…画像の縦力向の資料数、40…画像の縦力向の資料数、40…画像の縦力向の資料数、40…画像の縦力向の資料数、40…画像の縦力向の資料数、40…画像の縦力向の資料数、40…画像の縦力の可引数、


特開平1-166241 (4)


- 41… 暦像の横方向の函素数、42… 画素、

代理人 弁理士 小川田男









第1頁の続き								
⑦発	明	者	木	内		淳	東京都国分寺市東恋ケ窪1丁目280番地 作所中央研究所内	株式会社日立製
⑫発	明	者	宮	本	正	文	東京都国分寺市東恋ケ窪1丁目280番地 作所中央研究所内	株式会社日立製
⑫発	明	者	大	西	忠	志	東京都国分寺市東恋ケ窪1丁目280番地 作所中央研究所内	株式会社日立製
0発	明	者	萩	原	吉	宗	東京都国分寺市東恋ケ窪1丁目280番地 作所中央研究所内	株式会社日立製

.